

[Back to list](#)1-1/1 [Next page](#) From - CountDisplay format [Display checked documents](#)[Check All](#)[Uncheck All](#)☐ ** Result [P] ** Format(P805) 2005.01.22

1/

1

Application no/date: 1973- 93615[1973/ 8/21]
Date of request for examination: [1980/ 1/14]
Accelerated examination ()
Public disclosure no/date: 1975- 43813 [1975/ 4/19]
Examined publication no/date (old law): 1982- 29906 [1982/ 6/25]
Registration no/date: 1138331[1983/ 3/11]
Examined publication date (present law): []
PCT application no: []
PCT publication no/date: []
Applicant: MITSUBISHI ELECTRIC CORP, DAINIPPON INK & CHEM INC, MURATA YOSHIO
Inventor: ITO SHIYUJI
IPC: H04N 1/40 , 101
FI: H04N 1/40 , 101C G06F 15/68 , 350 G06T 5/00 , 300
F-Term: 5C077AA02, GG07, GG11, HH09, 5B057CE02, CH09, 5C077PQ21, LL02, PQ05, RR18
Expanded classification: 447
Fixed keyword:
Citation:

[19,1980. 6.30,04] (04, JP, Unexamined Utility Model Publication, 1973049919)
Title of invention: Signal correction circuit

Abstract: [ABSTRACT]

By means of clock signal, it is to remove only noise signal from fuakushimiri signal.

Additional word: Signal correction circuit, clock signal, fuakushimiri signal, noise signal, a shifting register, inverter
(Machine translation)

[Check All](#)[Uncheck All](#)[Display checked documents](#)Display format 1-1/1 [Next page](#) From - Count[Back to list](#)



特 許 願

昭和 48. 8. 21 日

特許庁長官殿

1. 発明の名称 信号補正回路

2. 発明者
住所〒700 広島市南清水字中野80番地
三菱電機株式会社 通信機製作所内

氏 名

伊 藤 修 一

3. 特許出願人

住所

郵便番号 100
東京都千代田区丸の内二丁目2番3号

名 称

(601)三菱電機株式会社
代表者 進 藤 貞 和

(1302号)

4. 代 理 人

住所

郵便番号 100
東京都千代田区丸の内二丁目2番3号
三菱電機株式会社内

氏 名

(6699)弁理士 葛 野 信

5. 添付書類の目録

(1) 明 細 書

(2) 図 面

(3) 委 任 状

(4) 出願審査請求書

1通

1通

3通

1通

48 093615

明 細 書

1. 発明の名称

信号補正回路

2. 特許請求の範囲

クロック信号を受けて入力信号を転送する第1のシフトレジスタ回路、上記入力信号と上記第1のシフトレジスタ回路の出力信号との論理積を出力する第1の論理回路、上記クロック信号を受けて上記第1の論理回路の出力信号を転送する第2のシフトレジスタ回路、及び上記第1の論理回路の出力信号と上記第2のシフトレジスタ回路の出力信号との論理和を出力する第2の論理回路を備え、上記第1の論理回路で入力信号中のノイズ信号を消去し、上記第2の論理回路で入力信号中の必要信号を復元することを特徴とする信号補正回路。

3. 発明の詳細な説明

この発明は信号補正回路、例えばフアクシミリ信号のような連続信号についてその中に含まれる短時間のノイズ成分を除去する信号補正回

① 日本国特許庁

公開特許公報

①特開昭 50-43813

④公開日 昭50.(1975) 4.19

②特願昭 48-93615

②出願日 昭48.(1973) 8.21

審査請求 未請求 (全4頁)

庁内整理番号

6538 59

⑤日本分類

973C2

⑥Int.Cl²

H04N 1/40

路に関するものである。

一般にフアクシミリ装置あるいは色分解装置等においては、原稿画のゴミや汚れのために不要なノイズ信号が発生することが多く、かかるノイズ信号は再生画像の画質を著しく劣化させてしまう。かかるノイズ信号は一般に短時間継続する信号であり、この性質を利用して従来装置では所定時間だけ信号を消去する回路を設けて上記不都合を改良するようにしているが、この従来の消去回路によればノイズ信号ばかりでなく必要信号についても、所定時間だけ信号が消去されてしまう欠点がある。

この発明は、必要信号の除去を伴うことなく、ノイズ信号だけを除去するように改良された信号補正回路を提案するものである。

第1図はこの発明による信号補正回路の一実施例を示すブロック図である。

図中、(1)は入力信号aを受ける入力端子、(2)はクロック信号の入力端子、(3)は出力信号bを導出する出力端子、(4)は第1のシフトレジスタ

回路であり、1ビットのシフトレジスタ(6)(8)から構成されており、これらのシフトレジスタ(6)(8)は入力端子(2)からのクロック信号の1発毎に信号を順送りする。シフトレジスタ(6)は信号aを受けて信号bを、シフトレジスタ(8)は信号bを受けて信号cを夫々発生する。(7)は信号a, b, cを入力に受けるNAND回路であり、信号dを出力する。(9)は信号dを反転して信号d₁を出力するインバータ回路、(8)は第2のシフトレジスタ回路であり、1ビットのシフトレジスタ(8)(10)から構成されており、これらは夫々入力端子(2)からのクロック信号の1発毎に信号を順送りする。シフトレジスタ(9)は信号d₁を受けて信号eを、シフトレジスタ(10)は信号eを受けて信号fを夫々出力する。(11)は信号eを反転して信号e₁を出力するインバータ回路、(10)は信号d, e₁, fを受けて出力信号gを出力するNAND回路である。なおNAND回路(11)は等価的には、信号d₁, e₁, fのOR出力を発生す

(3)

b, cのNANDをとり、その出力波形は第2図dの通りになる。インバータ回路(9)の出力は第2図d₁に示す波形になる。この信号d, d₁においてノイズ信号A, Bが共に消去されていることに注意されたい。信号c~fは、入力信号波形に比べて夫々2ビット分、即ち0.2μsづつ短くなっている。

この信号c~fは、シフトレジスタ回路(8), NAND回路(11)によつて入力信号波形に復元される。信号e, e₁, f, f₁が第2図e, e₁, f, f₁に示す波形を持つことは容易に理解されよう。NAND回路(11)は信号d, e₁, f₁のNANDをとり、その出力gの波形は第2図gの通りになる。この出力信号gにおいて、信号c~fが、入力信号波形と同じ長さで復元されていることに注意されたい。なお第2図aの波形と同図gの波形を比べると、信号gの波形が全て2ビット分、即ち0.2μs分遅れているが、全ての必要信号が同じ量だけ遅れるので、実質的に問題はない。

ここで、ノイズ信号の継続時間が0.8μs、

(15)

るOR回路である。

第2図を参照して動作を説明する。第2図は上記信号a~gの波形を例示したものである。さて通常フアクシミリ等の再生画像上に現われるノイズ信号の長さは大体0.1~0.2μsである。従つてこのノイズ信号を消去する場合に、0.1μsを1ビットとしてサンプリングを行なえば、2ビット以下の信号を消去すればよいことになる。

クロック信号は再生画像の0.1μsに相当する周波数で繰返し入力端子(2)に与えられ、シフトレジスタ(6)(8)(10)を動作させる。入力信号aが第2図aの波形を持つものとする。この入力信号aは信号A~Fを含んでいるが、このうち信号Aは0.1μs、信号Bは0.2μsの信号で共にノイズ信号である。信号Cは0.8μs、信号Dは0.4μs、信号Eは0.5μs、信号Fは0.6μsの信号で、これらは必要信号である。

信号b, cが第2図b, cの波形になることは容易に理解されよう。NAND回路(7)は信号a,

(4)



0.4μsと長くなつた場合にも、各レジスタ回路(4)(8)のシフトレジスタ数と、NAND回路(7)(11)の入力数をそれに応じて増すだけで良く、融通性にも優れている。

以上のようにこの発明によれば、必要信号を阻害することなく、ノイズ信号を消去することができる効果がある。

4. 図面の簡単な説明

第1図はこの発明回路の一実施例を示すブロック図、第2図は動作説明用波形図である。図中、(4)は第1のシフトレジスタ回路、(7)は第1の論理回路、(8)は第2のシフトレジスタ回路、(11)は第2の論理回路である。

代理人 弁理士 葛野 信 一



6. 前記以外の特許出願人

特許出願人 住所 東京都板橋区坂下3丁目8番58号
名称 (289) 大日本インキ化学工業株式会社

代表者 川村 勝巳

住所 スイッチング
大阪府吹田市東雲台2丁目1番地
C8号館104号室

氏名 ムラタ 村田 栄 稔

特許庁長官殿

手続補正書 (自発)

昭和 4 年 月 日

特願昭 48-93815 号

1. 事件の表示

2. 発明の名称

信号補正回路

3. 補正をする者

事件との関係
住所
名称 (601)

特許出願人
東京都千代田区丸の内二丁目2番3号
三菱電機株式会社
代表者 進 藤 貞 和 (1802号)

4. 代理人

住所
氏名 (6699)

東京都千代田区丸の内二丁目2番3号
三菱電機株式会社内
弁理士 葛 野 信

5. 補正の対象

図 面

6. 補正の内容


図面中、才 2 図を別紙の通り訂正する。

7. 添付書類の目録

(1) 図面 (才 2 図)

1 通

以 上



(2)